2025. 10. 1. 08:37ㆍRadiation Hardness
Stephen Buchner, Member, IEEE, Michael Sibley, Paul Eaton, David Mavis, and Dale McMorrow, Senior Member, IEEE
This work was supported in part by NASA’s NEPP program and in part by the Defense Threat Reduction Agency.
S. Buchner was with NASA’s Radiation Hardened Electronics Group, Goddard Space Flight Center, Greenbelt, MD 20771 USA. He is now with the Global Strategies Group, Crofton, MD 21114 USA (e-mail: stephen.buchner.ctr@nrl. navy.mil).
M. Sibley, P. Eaton, and D. Mavis are with MICRO-RDC, Albuquerque, NM 87110 USA (e-mail: david.mavis@micro-rdc.com).
D. McMorrow is with the Naval Research Laboratory, Washington, DC 20375 USA (e-mail: mcmorrow@ccs.nrl.navy.mil).
Digital Object Identifier 10.1109/TNS.2010.2046752
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, VOL. 57, NO. 4, AUGUST 2010
Abstract
펄스 레이저 광은 총 이온화 선량(Total Ionizing Dose, TID) 방사선이 인버터 스트링 내에서 단일 이벤트 과도(Single Event Transient, SET)의 전파에 어떤 영향을 미치는지를 밝히는 데 사용되었다. 인버터 스트링의 입력을 고전압(1.8V)으로 유지한 상태에서 이온화 방사선에 노출시키면, n채널 트랜지스터의 문턱 전압에 비대칭성이 유도된다. 즉, 인버터의 입력이 고전압과 저전압 사이에서 번갈아 바뀌게 되며, 이로 인해 홀수 번째 n채널 트랜지스터가 짝수 번째 트랜지스터보다 더 많은 TID 열화를 겪게 된다. 이러한 비대칭성은 레이저 광에 의해 유도된 과도 현상이 입력이 저전압일 때는 더 넓어지고, 입력이 고전압일 때는 더 좁아지는 형태로 나타난다. 고정된 입력 전압 상태에서 인버터 스트링을 중이온(heavy ion)에 노출시킨 결과, 입력 전압이 고전압이든 저전압이든 관계없이 과도 현상이 수축되는 현상이 관찰되었으며, 이는 펄스 레이저 테스트 결과와 일치하는 행동이다.
Index Terms—CMOS, inverter, laser, single event transient, total ionizing dose.
I. INTRODUCTION
최근 아날로그 선형 바이폴라 및 디지털 CMOS 회로에서 단일 이벤트 과도(Single Event Transient, SET)의 전파에 대한 관심이 크게 증가하고 있다 [1]–[6]. SET는 이러한 회로의 출력에서 순간적인 글리치(glitch)로 나타나며, 크기와 지속 시간이 충분히 클 경우 후속 회로에 래치되어 시스템 오류를 유발할 수 있으며, 적절히 완화되지 않으면 치명적인 결과를 초래할 수 있다.
이전 연구에서는 비교기나 연산 증폭기와 같은 선형 바이폴라 회로에서 발생하는 SET가 총 이온화 선량(TID) 방사선에 노출된 후에 회로의 전기적 구성이나 SET가 발생하는 민감한 노드의 위치 등 여러 요인에 따라 넓어지거나 좁아질 수 있음을 보여준 바 있다 [1]–[3]. 우주 임무 중 장치의 전기적 파라미터가 TID로 인해 열화되지만 제조업체가 명시한 사양을 초과하지 않는 경우, SET 발생률은 시간이 지남에 따라 변화할 수 있으며, 임무 말기에는 실제로 증가할 수 있다.
디지털 회로에서도 가속기 이온과 펄스 레이저 광을 사용하여 SET의 확장 현상이 관찰된 바 있다 [4]–[6]. 이 효과는 ‘전파 유도 펄스 확장(Propagation-Induced Pulse Broadening, PIPB)’이라 불리며, 벌크 및 SOI CMOS 기술로 제작된 긴 인버터 스트링에서 측정되었다. 해당 기술은 완전 고갈 SOI에서는 최소 선폭 180nm, 부분 고갈 SOI 및 벌크에서는 130nm이다. 고주파 패키지에 장치를 장착하고 고대역폭 오실로스코프를 사용함으로써 SET 파형을 캡처하고 그 진폭과 폭을 직접 측정할 수 있었다. 측정 결과는 SET 펄스가 인버터 스트링을 따라 전파되면서 확장되는 현상을 명확히 보여주었다.
Massengill은 SOI 장치에서의 PIPB가 잘 알려진 현상이며, 원래는 ‘플로팅 바디 히스테리시스 효과(floating-body hysteresis effects)’로 설명되었다고 지적하였다 [7], [8]. 그는 동적 회로 방정식을 사용하여 SET 전파 조건을 도출하고, 펄스 확장이 장치의 히스테리시스 효과 또는 인버터 스트링 내의 비대칭 구동 및 비대칭 부하에 의해 발생함을 보여주었다. 최근 Tuinenga는 공정 및 장치 레이아웃과 관련된 기생 요소를 포함한 회로 시뮬레이터(HSPICE)를 사용하여 벌크 및 SOI CMOS 장치에서의 SET 확장을 설명하였다 [9].
PIPB는 각 인버터에서 발생하기 때문에 인버터 스트링을 따라 전파되는 거리가 길수록 스트링 끝에서 관찰되는 펄스 확장이 더 커지게 된다. SET 확장을 무시할 경우, 특히 클럭 엣지와 같이 엄격한 타이밍 허용 오차가 요구되는 상황에서 타이밍 위반이 발생할 수 있다. 전파 거리 외에도 우주 방사선 환경에서 작동하는 장치의 TID 역시 펄스 폭에 영향을 줄 수 있는 요인이다.
본 연구에서는 벌크 CMOS(180nm) 기술로 제작된 인버터 스트링에서 SET의 PIPB에 대한 TID의 영향을 중심으로 다룬다. 펄스 레이저 광과 중이온을 모두 사용하여 TID에 의해 유도된 SET 특성의 변화를 규명하였다. 펄스 레이저 광을 사용하는 경우, 인버터 스트링의 여러 위치에서 과도 현상을 생성하고, 감마선에 바이어스 상태로 노출되기 전후에 인버터 스트링 끝에서 그 폭을 측정하였다. 실험 결과, TID는 입력이 저전압일 경우 과도 현상을 확장시키고, 고전압일 경우 수축시키는 것으로 나타났다. 중이온 측정의 경우, TID는 감마선이 아닌 이온 자체에 의해 전달되었으며, 입력이 고전압이든 저전압이든 관계없이 이온 플루언스(TID)가 증가함에 따라 펄스 폭이 감소하였다. 이러한 효과는 인버터 스트링을 따라 교대로 배치된 n채널 트랜지스터에서 발생하는 방사선 유도 문턱 전압 비대칭 변화로 설명된다.
II. EXPERIMENT
A. Test Structure
그림 1은 동기식 DICE 래치와 카운터 입력에 연결된 4000개의 인버터로 구성된 테스트 구조의 개략도를 보여준다. 이 테스트 구조는 0.18μm 벌크 CMOS 기술로 제작되었으며, p채널 트랜지스터는 폭 1.1μm, n채널 트랜지스터는 폭 0.6μm이다. 레이저 광이 트랜지스터의 민감한 영역에 도달할 수 있도록 금속이 없는 충분한 면적을 확보하여 트랜지스터를 설계하였다.
인버터 스트링은 16개의 열(column)로 구성된 지그재그(serpentine) 형태로 배치되었으며, 각 열에는 250개의 인버터가 포함되어 있고, 열들은 끝과 끝이 연결되어 있다. 이온화 방사선에 노출되거나 펄스 레이저 테스트를 수행하는 동안 입력 전압은 0V 또는 1.8V로 설정되며, 공급 전압은 항상 1.8V이다.
인버터 중 하나에서 충분히 큰 SET가 생성되면, 해당 신호는 스트링을 따라 전파되어 클럭 엣지에 도달할 경우 DICE 래치에 의해 캡처된다. 카운터는 DICE 래치에 의해 캡처된 SET의 수를 기록한다.
Fig. 1. Schematic of the test chip, which consists of a string of 4000 inverters connected to a DICE latch. A counter keeps track of the numbers of SETs cap- tured by the DICE latch.
B. Test Procedure
펄스 레이저 테스트 셋업은 이전 연구에서 설명된 바 있다 [10]. 테스트 칩은 0.1μm 단위로 이동 가능한 X-Y 스테이지에 장착된 보드에 설치되었다. 테스트 칩은 100배 확대율의 현미경 대물렌즈 앞에 배치되었으며, 이 렌즈는 590nm 파장의 빛을 직경 1μm 약간 넘는 크기의 점으로 집속시킨다. 트랜지스터의 게이트 길이가 180nm로 집속된 레이저 빔의 직경보다 작기 때문에, 서로 다른 트랜지스터에서 발생하는 SET 신호를 비교할 때 매우 신중을 기해야 한다. 이를 위해 테스트 칩을 X 및 Y 방향으로 앞뒤로 이동시키고 초점을 조정하여 SET 신호가 최대가 되는 지점을 찾음으로써, 빛이 가장 민감한 영역에 정확히 집속되도록 하였다.
LabView로 프로그래밍된 레이트 미터(rate-meter)는 DICE 래치에 의해 캡처된 SET의 발생률을 실시간으로 모니터링하였다. 이 레이트 미터는 신호를 최대화하기 위한 즉각적인 피드백을 제공함으로써, 가장 민감한 영역에 빛을 정확히 집속시키는 데 큰 도움이 되었다.
이전 실험에서는 130nm 벌크 기술에서 인버터당 약 1.25ps의 펄스 확장이 발생함을 보여주었다 [5]. 두 인버터 사이에서 이 정도의 SET 확장은 본 실험의 해상도보다 작으며, 이는 레이저의 펄스 간 에너지 변동성과 SET에 가장 민감한 영역에 초점을 맞추는 능력을 고려할 때 약 수 ps로 추정된다. 따라서 PIPB를 관찰하고 측정하기 위해 인버터 스트링 내에서 약 1000개 간격으로 떨어진 인버터들을 선택하였다.
SET는 총 다섯 개의 위치에서 생성되었으며, 모두 인버터 열의 상단에 위치하여 쉽게 찾을 수 있었다. 펄스 레이저를 이용하여 p채널 트랜지스터의 SET 임계값이 n채널 트랜지스터보다 약 3배 높다는 사실을 확인하였다. p채널 트랜지스터에서 과도 현상이 발생하는 것을 방지하기 위해, 레이저 광의 에너지는 p채널 트랜지스터의 임계값보다 낮고 n채널 트랜지스터의 임계값보다 높게 유지하였다.
입력이 저전압(0V)일 때는 인버터 #1, #1001, #2001, #3001, #4000을 조사하였고, 입력이 고전압(1.8V)일 때는 인버터 #2, #1002, #2002, #3002, #3999을 조사하였다. 레이저가 생성한 광 펄스의 에너지는 보정된 포토다이오드를 통해 모니터링되었으며, 대부분의 실험에서 펄스 에너지는 45pJ였다. 레이저는 1kHz로 펄스되었고, 회로의 클럭은 200MHz 또는 300MHz로 설정되었다. SET는 10초 동안 계수되었으며, 이후 논의 섹션에서 설명된 방식으로 펄스 폭으로 변환되었다. SET 폭을 측정하기 위한 실험적 접근 방식은 이전에 조합 논리 및 순차 논리에서 SET를 조사할 때 사용된 방법과 유사하다 [11].
테스트 칩의 SET 발생률은 88인치 버클리 사이클로트론에서 Xe 이온(에너지 10MeV/핵자, LET 59MeV·cm²/mg)을 사용하여 측정되었다. SET 발생률은 단위 면적당 이온 플루언스 증가에 따라 발생한 SET 수로 정의되며, 고정된 입력 전압 상태에서 기록되었다. 이온/cm²당 플루언스가 증가할 때마다 장치는 96krad(Si)의 TID에 노출되었다. 일련의 측정 후 입력 전압을 변경하고 SET 발생률을 다시 측정하였다.
III. RESULTS
테스트 칩이 이온화 방사선에 노출되기 전에, 위에서 언급한 다섯 개 인버터의 드레인에 레이저를 집속시켜 SET 발생률을 측정함으로써 SET 확장의 정도를 확인하였다. 그림 2는 클럭 주파수 300MHz에서 입력이 “1”일 때와 “0”일 때 10초 동안 DICE 래치에 캡처된 SET의 수를 나타낸 그래프이다. (이 값은 이후에 펄스 폭에 비례함을 보여줄 것이다.) 그림 1에서 볼 수 있듯이, 인버터 #1은 스트링의 첫 번째 인버터로 입력에 가장 가까운 위치에 있으며, 인버터 #4000은 마지막 인버터로 DICE 래치에 가장 가까운 위치에 있다.
Fig. 2. Number of transients captured in the DICE latch in 10 seconds measured at a clock rate of 300 MHz prior to radiation exposure. The data are for five points located along the inverter string and for inputs high and low. The straight line is a best fit to the data.
그림은 레이저가 인버터 #1에 집속될 때가 인버터 #4000에 집속될 때보다 더 많은 SET가 동기적으로 DICE 래치에 캡처된다는 것을 명확히 보여준다. 이는 펄스 확장의 명백한 증거이며, 다른 연구자들이 얻은 결과를 확인하는 것이다 [4], [5]. 인버터 #4000에서 약 2,500개의 SET가 발생하고 인버터 #1에서는 6,000개 이상 발생한다는 사실은, SET가 4000개의 인버터를 전파한 후 펄스 폭이 두 배 이상 증가했음을 시사한다. 그림 2는 또한 동일한 레이저 펄스 에너지를 사용할 경우 입력 “0”과 입력 “1” 사이에 펄스 확장의 차이가 없음을 보여준다.
그림 3은 동일한 다섯 위치에서 펄스 레이저 광을 집속시켜 10초 동안 캡처된 SET 수를 두 가지 클럭 주파수(200MHz 및 300MHz)에서 측정한 결과를 보여준다. (데이터의 산포는 작은 민감한 드레인 영역에 빛을 정확히 집속시키는 데 어려움이 있기 때문이다.) 인버터 #4000에서 300MHz로 측정된 SET 수가 그림 2의 값과 일치하지 않는 이유는, 그림 3의 데이터는 레이저 펄스 에너지가 20pJ였고, 그림 2의 데이터는 45pJ였기 때문이다. 또한 그림은 10초 동안 캡처된 SET 수가 클럭 주파수에 따라 대략적으로 비례함을 보여준다. 예를 들어 인버터 #2000의 경우 측정된 SET 수의 비율은 19/12 = 1.59이며, 이는 주파수 비율인 1.5에 근접한다.
이후 테스트 칩은 바이어스 상태에서 Co 감마 셀을 이용해 이온화 방사선에 노출되었다. 노출 중 입력 전압은 1.8V로 설정되었으며, 칩은 약 300 rad(Si)/s의 속도로 조사되었다. TID 노출 후, 해당 칩은 전기적 바이어스 없이 펄스 레이저 테스트 시설로 운반되어 측정이 완료되었으며, 약 4시간 이내에 다시 감마 셀로 반환되었다.
Fig. 3. Number of SETs captured in 10 seconds at 5 different locations along the inverter string prior to radiation exposure. The data are for two different clock frequencies. The straight lines are best fits.
그림 4는 장치가 400 krad(Si)의 TID에 노출되기 전과 후에 10초 동안 측정된 SET 수를 보여준다. 입력 전압이 0V일 때와 1V일 때 사이에 큰 차이가 존재한다. 실제로 입력이 0V일 때 인버터 #1에서 캡처된 SET 수는 약 6000개에서 10000개 가까이 증가한 반면, 입력이 1.8V일 때는 약 6000개에서 2000개 이하로 감소하였다. 이는 조사 중에 정적인 전기 바이어스를 인가하는 것이 레이저 광 테스트에서 저전압 입력일 경우 펄스 확장을, 고전압 입력일 경우 펄스 수축을 유도한다는 것을 시사한다.
Fig. 4. Number of SETs at five different locations along the inverter string after irradiation up to 400 krad(Si) (solid lines) compared with the data prior to irradiation (dotted line). The measurements were taken.
그림 5는 테스트 장치가 59 MeV·cm²/mg의 LET를 가진 Xe 이온 빔에 노출되었을 때 이온 플루언스에 따른 SET 발생률(입사 이온당 SET 수)을 보여준다. 두 개의 곡선이 있으며, 하나는 측정된 SET 발생률의 큰 변화를, 다른 하나는 상대적으로 작은 변화를 나타낸다. 첫 번째 경우에는 입력 전압을 0V로 설정하고, 플루언스가 증가할 때마다 총 30회에 걸쳐 오류율을 측정하였다. 측정마다 SET 발생률은 감소하였으며, 점차적으로 0에 수렴하였다. 플루언스가 3×10⁹ ions/cm²에 도달한 후 입력 전압을 1.8V로 변경하였고, SET 발생률은 거의 4500까지 급증한 뒤 추가 노출에 따라 다시 감소하여 0에 수렴하였다. 입력 전압을 변경할 때마다 SEE 발생률은 크게 증가한 후 추가 노출에 따라 감소하였다.
또 다른 측정 세트에서는 플루언스가 5×10⁸ particles/cm² 증가할 때마다 입력 전압을 변경하였다. 이 경우 측정된 오류율은 입력 전압을 변경하기 전까지는 소폭만 감소하였다. 직선은 데이터에 대한 근사선이며, 이는 플루언스가 매우 작은 단위로 증가할 때마다 입력 전압을 변경하는 이론적 경우를 나타낸다. 이 직선은 입자 플루언스(TID)가 증가함에 따라 SET 발생률이 증가함을 보여준다.
Fig. 5. SET error rate as a function of ion fluence (equivalent to TID) for two cases, one where the input is switched after large increments of fluence and the other after much smaller increments. In the first case, each data point represents the number of SETs captured for 10⁸ particles/cm² incident particles, equivalent to a TID of 96 krad(Si). The input was first switched after a TID of 2.88 Mrad(Si) and then after varying increments of fluence. In the second case, the input was switched after increments of 5×10⁸ particles/cm².
IV. DISCUSSION
A. Capture Rate
SET는 클럭 엣지에 도달할 경우 동기식 래치에 의해 캡처된다. 따라서 본 연구에서 사용된 DICE 래치의 SET 캡처율은 다음 식에 의해 결정된다:
여기서 R은 SET 캡처율, W는 SET 폭, *f₍clock₎*는 클럭 주파수, *f₍laser₎*는 레이저 펄스율, *T₍sh₎*는 DICE 래치의 샘플-앤-홀드 시간이다. 이 식은 직관적으로도 명확하듯이, 클럭 주파수나 레이저 펄스율이 증가하면 SET 캡처율도 증가함을 보여준다. 캡처율은 또한 펄스와 샘플-앤-홀드 시간 간의 중첩 정도에 따라 달라진다. *T₍sh₎*가 증가하면, 해당 조건을 만족하는 SET 수가 줄어들기 때문에 SET 캡처율은 감소하게 된다. 하지만 *T₍sh₎*는 펄스 폭보다 훨씬 작기 때문에 모든 계산에서 무시된다.
식 (1)은 레이저 주파수, 클럭 주파수, SET 캡처율을 기반으로 펄스 폭을 구하는 형태로 재정렬할 수 있다. 예를 들어, TID 이전에 인버터 #1에서 생성되어 래치에 캡처된 SET의 폭은 약 2ns이다. (W = (6000 / 10) × (1 / (300 × 10⁶ × 10³))) 반면 인버터 #4000에서 생성된 SET의 폭은 약 1ns이다. 이는 인버터 스트링을 전파하지 않아도 되기 때문이다. 따라서 SET는 4000개의 인버터를 전파하면서 1ns에서 2ns로 확장되며, 인버터당 확장량은 0.25ps이다.
측정된 확장량을 기존 문헌과 비교하는 것은 기술과 실험 조건이 동일하지 않기 때문에 복잡하다. 특히, 이전에 보고된 1.25ps의 펄스 확장은 130nm 벌크 실리콘 기술에서 1.2V 바이어스 조건 하에, 레이저 조사 전 몇 분간 정적으로 바이어스된 상태에서 단일 샷 오실로스코프를 통해 캡처된 SET에 대한 결과였다 [5]. 다행히도, 입력 바이어스를 레이저 조사 전 1ms 동안 유지한 경우에 대한 측정도 있었으며, 이 경우 펄스 확장은 인버터당 0.4ps로, 본 연구의 결과인 0.25ps에 더 근접한다. (남은 차이는 130nm와 180nm 기술 간의 차이로 설명될 수 있다.) 본 연구 결과는 펄스 간 간격이 1ms일 때 스트링 내 전압이 완전히 안정되지 못해 “메모리 효과”가 감소하고, 이에 따라 펄스 확장도 줄어든다는 점과 일치한다.
최대 SET 캡처율은 모든 레이저 펄스가 SET를 생성할 때 발생한다. 레이저가 1kHz로 펄스되고 10초 동안 조사되므로, 최대 SET 수는 10000개이다—즉, 레이저 펄스마다 하나의 SET가 생성되는 경우이다. 레이저가 DICE 래치에 가장 가까운 인버터에 집속될 경우 측정된 SET 수는 약 3000개이며, 이는 약 1/3의 과도 현상이 캡처된다는 것을 의미한다. 반면 스트링의 첫 번째 인버터에 집속될 경우 SET 수는 6000개로 증가하며, 이는 약 2/3의 과도 현상이 스트링을 전파한 후 캡처된다는 것을 의미한다.
400 krad(Si)의 TID 이후, 입력 전압이 낮은 상태에서 스트링의 첫 번째 인버터에서 캡처된 SET 수는 9500개로, 캡처 가능한 최대 수치에 매우 근접한다. 이 경우 펄스가 매우 넓어져 거의 모든 클럭 엣지에 중첩되기 때문이다.
B. Effects of TID on MOS Transistor Operation
TID가 펄스 확장에 미치는 영향을 평가하기 위해서는, TID가 DICE 래치 자체 및 SET를 캡처하는 능력에 영향을 미치지 않는다는 점을 확실히 해야 한다. 그렇지 않으면, PIPB 결과가 방사선에 의해 변화된 DICE 래치 특성에 의해 왜곡될 수 있다. 이러한 변화는 SET 캡처율의 변화로 나타나며, 충분히 클 경우 인버터 #4000에 레이저를 집속시켜 측정한 SET 캡처율의 변화로 관찰될 수 있다. 인버터 #4000의 출력은 DICE 래치의 입력에 연결되어 있으므로, DICE 래치의 변화는 인버터 #4000에서 측정된 SET 캡처율에 영향을 미쳐야 한다. 그림 4는 이온화 방사선 노출 전후 인버터 #4000에서 측정된 SET 캡처율에 유의미한 차이가 없음을 보여주며, 이는 DICE 래치의 방사선 유도 변화가 측정에 영향을 미치지 않음을 시사한다.
앞서 언급했듯이, 인버터 스트링은 180nm 기술로 제작되었다. 이 기술로 제작된 트랜지스터는 게이트 산화막 두께가 약 25Å 수준으로, 방사선에 의해 유도된 전하 축적이 트랜지스터 동작에 영향을 미치기에는 너무 얇다. 그러나 이 기술은 각 트랜지스터를 둘러싸는 산화막으로 구성된 얕은 트렌치 절연(STI)을 사용하며, STI 산화막의 두께는 게이트 산화막만큼 급격히 축소되지 않는다. 실험 결과, 이온화 방사선에 노출되면 STI 산화막 내에 충분한 전하가 축적되어 n채널 트랜지스터에서 소스와 드레인 사이에 기생 도전 경로가 형성되며, 이는 I-V 곡선에서 “hump”로 나타난다 [12], [13]. 이 도전 경로는 산화막/실리콘 경계면을 따라 소스에서 드레인 방향으로 형성된다. 누설 전류의 상대적인 크기는 트랜지스터의 폭에 따라 달라지며, 채널 폭이 작을수록 누설 전류는 증가한다. 본 테스트 구조의 n채널 트랜지스터는 게이트 폭이 0.6μm이므로, 기생 도전 경로가 존재할 것으로 예상된다 [12]. 선량 증가에 따른 기생 전류의 증가는 트랜지스터를 끄기 어렵게 만들며, 즉 더 큰 음의 전압이 필요하게 된다. [안타깝게도, 개별 트랜지스터의 I-V 특성을 측정하여 기생 전류의 크기를 확인하는 것은 불가능하였다.]
인버터 스트링을 TID에 노출시키는 동안, 장치는 고정된 바이어스 상태에서 높은 입력 전압(1.8V)을 유지하였다. TID가 인버터 스트링에 어떤 영향을 미치는지를 확인하기 위해, 첫 번째와 두 번째 인버터를 고려한다. 동일한 조건은 이후의 모든 인버터 쌍에도 적용된다. 그림 6은 첫 세 개 인버터의 바이어스 조건을 보여준다.
Fig. 6. The first three inverters of the string of 4000 inverters. The input is at high voltage (1.8 V), resulting in the n-channel transistor of the first inverter being turned on and the p-channel transistor turned off.
I1: I1의 입력이 고전압일 경우, n채널 트랜지스터는 켜지고 p채널 트랜지스터는 꺼진다. n채널 트랜지스터의 게이트가 고전압이고 바디는 0V이므로, STI를 가로지르는 주변 전기장이 이온화 방사선에 의해 생성된 양전하를 절연체/반도체 경계면으로 이동시킨다. 이 양전하는 소스와 드레인 사이에 기생 도전 채널을 형성하여 트랜지스터를 끄기 어렵게 만든다. p채널 트랜지스터의 바디와 게이트는 모두 고전압 상태이며, 이 조건에서는 주변 전기장이 작아 양전하 축적이 적다. 따라서 TID 조사 후 p채널 트랜지스터의 특성은 크게 변화하지 않는다. 스트링 내 모든 홀수 인버터는 주로 n채널 트랜지스터에서 방사선 유도 열화를 겪는다.
I2: I2의 입력이 저전압일 경우, n채널 트랜지스터는 꺼지고 STI를 통한 주변 전기장은 최소화된다. 따라서 이 트랜지스터에 대한 TID 영향은 최소화된다. p채널 트랜지스터는 게이트가 0V이므로 켜진 상태이다. 바디에서 STI를 통해 게이트로 향하는 주변 전기장은 산화막 내에서 생성된 양전하를 경계면에서 멀리 이동시키며, 이는 동작 조건에 거의 영향을 미치지 않는다. 따라서 n채널과 p채널 트랜지스터 모두 TID 유도 열화가 거의 없을 것으로 예상된다. 스트링 내 모든 짝수 인버터는 TID 열화가 최소화된다.
C. Effects of TID on SET Propagation
TID 방사선에 노출되기 전, 인버터 스트링 내의 SET는 게이트 아래 바디 영역의 기생 저항 및 기생 커패시턴스의 영향으로 인해 PIPB(전파 유도 펄스 확장)를 겪는다. 이러한 현상은 소자 크기가 200nm 이하로 축소됨에 따라 점점 더 중요한 문제가 되고 있다 [9].
방사선 조사 이후에는 산화막 내에 추가적으로 축적된 양전하로 인해 기존의 펄스 확장이 수정된다. 이 양전하는 n채널 트랜지스터를 끄기 어렵게 만든다. 이제 이러한 조건이 입력이 낮을 때와 높을 때 SET 전파에 어떤 영향을 미치는지 살펴본다.
입력 Low: 입력이 낮을 경우, 첫 번째 인버터(I1)의 n채널 트랜지스터는 꺼진 상태이다. 펄스 레이저 광이 드레인에 조사되면 드레인의 전위가 낮아지고, 이는 두 번째 인버터(I2)의 n채널 트랜지스터를 꺼지게 하고 p채널 트랜지스터를 켜지게 만든다. TID에 의해 유의미한 기생 누설 전류가 발생하지 않았기 때문에 해당 인버터를 통한 전파에는 영향이 없으며, 펄스 확장은 조사되지 않은 장치와 동일해야 한다. 세 번째 인버터(I3)의 n채널 트랜지스터는 초기에는 꺼져 있지만, 누설 전류가 증가함에 따라 더 쉽게 켜지게 된다. 즉, TID 이전보다 더 빨리 켜지게 되며, 이는 펄스를 정상보다 더 확장시키는 효과를 낳는다. TID 유도 확장은 모든 홀수 인버터에서 발생한다.
입력 High: 입력이 높을 경우, I1의 n채널 트랜지스터는 민감하지 않지만, I2의 트랜지스터는 민감하다. I2의 출력은 높고, I3의 n채널 트랜지스터는 켜진 상태이다. 레이저가 I2의 n채널 드레인에 조사되면 출력 전압이 낮아지고, I3의 n채널 트랜지스터는 꺼지게 된다. 그러나 누설 전류가 증가했기 때문에 트랜지스터를 끄기 위해 더 큰 과도 신호가 필요하다. 결과적으로 SET가 전파되기 어려워지고, 펄스는 더 작고 좁아지며, 캡처되는 수가 줄어든다.
정적 바이어스는 인버터 스트링에 대한 극단적인 조건이다. 반대의 극단적인 경우는 사각파와 같은 동적 입력 바이어스이다. 이러한 조건에서는 모든 n채널 트랜지스터가 게이트 산화막을 가로지르는 평균 전기장이 동일하게 되며, 동일한 방식으로 열화되므로 입력 조건에 관계없이 PIPB가 발생하게 된다.
D. Heavy-Ion Results
중이온을 이용한 실험에서 관찰된 SET 감쇠 현상은 펄스 레이저 실험에서 얻은 결과와 일치한다. 앞서 언급했듯이, 인버터 스트링이 입력 바이어스 1.8V 상태에서 감마선에 조사되었을 때, 동일한 입력 바이어스 조건에서 펄스 레이저로 측정한 SET 발생률은 감소하였다. 이는 중이온 조사 조건과 동일한 상황이다. 즉, TID는 이온 자체에 의해 유도되며, 측정이 수행되는 입력 바이어스 조건과 동일한 상태에서 발생한다. 중이온 조사에서 관찰된 SET 발생률 감소는 인버터 스트링 내 교대로 배치된 n채널 트랜지스터의 기생 누설 전류 변화와 관련된 방사선 유도 문턱 전압 이동과 일치한다.
입력 바이어스를 플럭스 증가(즉, TID 증가)에 따라 변경한 후 측정을 수행하는 방식은, 펄스 레이저 실험에서 인버터 스트링이 TID 조사 중에는 1.8V로 바이어스되고 측정 시에는 0V로 바이어스된 경우와 동일한 상황이다. 이러한 조건에서는 SET가 확장된다. 그러나 중이온에 지속적으로 노출되면, 장치에 전달되는 TID는 측정과 동일한 조건에서 발생하게 되어 SET 발생률이 다시 감소하게 된다. 주목할 점은, 첫 번째 조사 동안 바이어스되었던 n채널 트랜지스터는 바이어스 변경 후에는 비바이어스 상태가 되고, 이전 조사에서 비바이어스였던 트랜지스터는 변경 후 바이어스 상태가 된다는 것이다. 바이어스 변경 후 중이온에 노출되면 모든 n채널 트랜지스터의 누설 전류가 균등화되는 효과가 있다. 바이어스 변경이 자주 이루어질수록 인접한 n채널 간의 비대칭성이 줄어들고, SET 발생률의 변화도 작아진다.
데이터에 대한 직선 근사(fit)는 SET 발생률이 점진적으로 증가함을 보여준다. 이 직선은 인접한 n채널 트랜지스터 간의 반응 차이가 없다는 가정을 기반으로 한다. 따라서 이러한 현상은 DICE 래치 또는 카운터에서 발생한 방사선 유도 변화에 기인한 것으로 잠정적으로 해석된다. 이를 확인하기 위해서는 독립적인 측정이 필요하다.
V. CONCLUSION
펄스 레이저를 이용해 인버터 스트링에 과도 신호를 주입함으로써, SET 전파가 TID에 노출됨에 따라 영향을 받는다는 것을 입증하였다. SET 전파 중 발생하는 TID 유도 펄스 확장은 입력 전압이 TID 조사 시와 동일한지 여부에 따라 비대칭적으로 나타난다. 입력 전압이 조사 당시와 동일한 경우에는 SET가 감쇠된다. 반면, 입력 전압이 다를 경우에는 “메모리 효과”에 의한 확장 외에도 추가적인 펄스 확장이 발생한다.
중이온을 이용한 측정 결과, 입력 전압과 관계없이 TID 노출에 따라 SET 발생률이 감소하는 것으로 나타났다. 이 결과는 펄스 레이저 실험에서 얻은 결과와 일치하며, 두 경우 모두 TID가 측정과 동일한 입력 조건 하에서 발생하기 때문이다.
REFERENCES
[1] M. F. Bernard, L. Dusseau, S. Buchner, D. McMorrow, R. Ecoffet, J. Boch, J. R. Vaille, R. D. Schrimpf, and K. LaBel, “Impact of total ionizing dose on the analog single event transient sensitivity of a linear bipolar integrated circuit,” IEEE Trans. Nucl. Sci., vol. 54, pp. 2534–2540, Dec. 2007.
[2] S. Buchner, D. McMorrow, N. Roche, L. Dusseau, and R. L. Pease, “Total dose effect on error rates in linear bipolar systems,” IEEE Trans. Nucl. Sci., vol. 55, no. 4, pp. 2055–2062, Aug. 2008.
[3] S. Buchner, D. McMorrow, N. Roche, L. Dusseau, and R. L. Pease, “The effects of low dose rate ionizing radiation on the shapes of tran- sients in the LM124 operational amplifier,” IEEE Trans Nucl. Sci., vol. 55, no. 6, pp. 3314–3320, Dec. 2008.
[4] V. Ferlet Cavrois, P. Paillet, D. McMorrow, N. Fel, J. Baggio, S. Girard, O. Duhamel, J. S. Melinger, M. Gaillardin, J. R. Schwank, P. E. Dodd, M. R. Schaneyfelt, and J. A. Felix, “New insights into single event transient propagation in chains of inverters—Evidence for propagation- induced pulse broadening,” IEEE Trans. Nucl. Sci., vol. 54, no. 6, pp. 2338-2346, Dec. 2007.
[5] V. Ferlet Cavrois, V. Pouget, D. McMorrow, J. R. Schwank, N. Fel, F. Essely, R. S. Flores, P. Paillet, M. Gaillardin, D. Kobayashi, J. S. Melinger, O. Duhamel, P. E. Dodd, and M. R. Shaneyfelt, “Investi- gation of the propagation induced pulse broadening (PIPB) effect on single event transients in SOI and bulk inverter chains,” IEEE Trans. Nucl. Sci., vol. 55, no. 6, pp. 2842–2853, Dec. 2008.
[6] P. Gouker, J. Brandt, P. Wyatt, B. Tyrrell, A. Soares, J. Knecht, C. Keast, D. McMorrow, B. Narasimham, M. Gadlage, and B. Bhuva, “Generation and propagation of single event transients in 0.18 m fully depleted SOI,” IEEE Trans. Nucl. Sci., vol. 55, no. 6, pp. 2854–2860, Dec. 2008.
[7] L. W. Massengill and P. W. Tuinenga, “Single event transient pulse propagation in digital CMOS,” IEEE Trans. Nucl. Sci., vol. 55, no. 6, pp. 2861–2871, Dec. 2008.
[8] D. Suh and J. G. Fossum, “Dynamic floating-body instabilities in partially depleted SOI CMOS circuits,” in Proc. Int. Electron Devices Meeting, Dec. 1994, pp. 661–664.
[9] P. W. Tuinenga and L. W. Massengill, “Circuit modeling of single-event transient pulse stretching in digital CMOS,” IEEE Trans. Nucl. Sci., vol. 56, no. 6, pp. 3161–3175, Dec. 2009.
[10] J. S. Melinger, S. Buchner, D. McMorrow, W. J. Stapor, T. R. Weatherford, A. B. Campbell, and H. Eisen, “Critical evaluation of pulsed laser method for single-event effects testing and fundamental studies,” IEEE Trans. Nucl. Sci., vol. 41, no. 6, pp. 2574–2584, Dec. 1994.
[11] S. Buchner, M. Baze, D. Brown, D. McMorrow, and J. Mellinger, “Comparison of error rates in combinational and sequential logic,” IEEE Trans. Nucl. Sci., vol. 44, no. 6, pp. 2209–2216, Dec. 1997.
[12] F. Faccio and G. Cervelli, “Radiation-induced edge effects in deep sub-micron CMOS transistors,” IEEE Trans. Nucl. Sci., vol. 52, no. 6, pp. 2413–2420, Dec. 2005.
[13] M. R. Shaneyfelt, P. E. Dodd, B. L. Draper, and R. S. Flores, “Challenges in hardening technologies using shallow trench isolation,” IEEE Trans. Nucl. Sci., vol. 45, no. 6, pp. 2584–2592, Dec. 1998.